DEST AVAILABLE COPY

(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2004年10月21日(21.10.2004)

PCT

(10) 国際公開番号

(51) 国際特許分類7:

WO 2004/091268 A1

H05K 3/46, H01L 23/12

(21) 国際出願番号:

PCT/JP2004/004977

(22) 国際出願日:

2004年4月6日(06.04.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2003-102773 2003 年4 月7 日 (07.04.2003)

- (71) 出願人 (米国を除く全ての指定国について): イビデ ン株式会社 (IBIDEN CO., LTD.) [JP/JP]; 〒503-0917 岐阜県 大垣市 神田町 2 丁目 1 番地 Gifu (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 加藤 忍 (KATO,Shinobu) [JP/JP]; 〒501-0695 岐阜県 揖斐郡


揖斐川町北方1丁目1番地 イビデン株式会社内 Gifu (JP).


- (74) 代理人: 田下 明人 . 外(TASHITA, Akihito et al.); 〒 460-0008 愛知県 名古屋市 中区栄 1 丁目 2 2 番 6 号 Aichi (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が 可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が 可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, SD, SL,


/続葉有/

(54) Title: MULTILAYER PRINTED WIRING BOARD


(54) 発明の名称: 多層プリント配線板







(E) f VCC千外 VCC千円 GŅD Ф **(D)** \oplus 0 \odot **(D)** Ф \oplus \odot \odot \oplus \oplus \oplus




(C)

GND


径

b

- a...THROUGH HOLE PITCH
- b...PITCH
- c...DIAMETER
- d...INSIDE VCC LATTICE
- e...OUTSIDE VCC LATTICE
- f...INSIDE ZIGZAG
- g...OUTSIDE ZIGZAG



(57) 要約: コア基板30のグランド用スルー ホール36Eと電源用スルーホール36Pと が、格子状に配設され、X方向およびY 方向での誘導起電力の打ち消しがなされ る。これにより、相互インダクタンスを 小さくし、高周波ICチップを実装したと しても誤作動やエラーなどが発生するこ となく、電気特性や信頼性を向上させる ことができる。





2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

添付公開書類:

国際調査報告書

- 1 -

明細書

多層プリント配線板

5 技術分野

この発明は、多層プリント配線板に係り、高周波のICチップ、特に3GH z以上の高周波領域でのICチップを実装したとしても誤作動やエラーなどが発生することなく、電気特性や信頼性を向上させることができる多層プリント配線板に関する。

10

15

20

25

背景技術

ICチップ用のパッケージを構成するビルドアップ式の多層プリント配線板では、スルーホールが形成されたコア基板の両面もしくは片面に、層間絶縁樹脂を形成し、層間導通のためのバイアホールをレーザもしくはフォトエッチングにより開口させて、層間樹脂絶縁層を形成させる。そのバイアホール上にめっきなどにより導体層を形成し、エッチングなどを経て、パターンを形成し、導体回路を作り出す。さらに、層間絶縁層と導体層を繰り返し形成させることにより、ビルドアップ多層プリント配線板が得られる。必要に応じて、表層には半田バンプ、外部端子(PGA/BGAなど)を形成させることにより、ICチップを実装することができる基板やパッケージ基板となる。ICチップはC4(フリップチップ)実装を行うことにより、ICチップと基板との電気的接続を行っている。

ビルドアップ式の多層プリント配線板の従来技術としては、特開平6-260756 号公報、特開平6-275959号公報などがある。ともに、スルーホールを充填樹脂 で充填されたコア基板上に、ランドが形成されて、両面にバイアホールを有す る層間絶縁層を施して、アディテイブ法により導体層を施し、ランドと接続す ることにより、高密度化、微細配線の形成された多層プリント配線板を得られ る。

しかしながら、ICチップが高周波になるにつれて、発生するノイズが高く 30 なってきた。特に周波数が3GHzを越えたあたりから、その度合いが高くな

ってきている。また、5 GH z を越えるとさらにその傾向は高くなってきた。 そのために、機能すべきはずの動作(例えば、画像の認識、スイッチの切り 替え、外部へのデータの伝達などを指す)が遅延したりするなどの不具合で、 所望の機能が行えなくなってしまった。

5 所望の機能が行えない I C チップ、基板をそれぞれ非破壊検査や分解したいところ、 I C チップ、基板自体には、短絡やオープンなどの問題は発生しておらず、周波数の小さい(特に 1 G H z 未満) I C チップを実装した場合には、誤動作やエラーの発生はなかった。

即ち、高周波用ICチップは、間欠的に電力消費を増減させることで、発熱を抑えながら高速演算を可能にしている。例えば、通常数W程度の消費であるのに、瞬時的に数十Wの電力を消費する。この数十Wの電力消費の際に、プリント配線板のループインダクタンスが高いと、消費が増大する電力の立ち上がり時に、供給電圧が下がり、誤動作の原因になっていると考えられる。

本願発明は、高周波領域のICチップ、特に3GHzを越えても誤動作やエ 15 ラーの発生しない多層プリント配線板もしくはパッケージ基板を提案すること を目的としている。

発明の開示

10

発明者らは、上記目的の実現に向け鋭意研究した結果、以下に示す内容を要 10 旨構成とする発明に想到した。すなわち、複数のスルーホールを有するコア基 板上に、両面もしくは片面に層間絶縁層と導体層が形成されて、バイアホール を介して、電気的な接続を行われる多層プリント配線板において、コア基板の スルーホールは、グランド用スルーホールと電源用スルーホールが隣り合う位 置に配設されていることを技術的特徴とする。

25 グランド用スルーホールと電源用スルーホール隣り合うことにより、それぞれに発生する誘導起電力の方向が相反するため、それぞれの誘導起電力が打ち消される。そのために、ノイズが小さくなり、基板としての機能が低下しない。そのために、誤作動や遅延することがなくなるのである。いいかえると相互インダクタンスを小さくすることができるのである。そして、プリント配線板のループインダクタンスが小さくなり、ICのトランジスタの電圧が常に安定し、

5

15

20

トランジスタが正常に動作する。

このとき、双方のスルーホール間の距離が短い方がより望ましい。つまり、 それにより相対的にインダクタンスを小さくすることができるからである。

さらに、複数のスルーホールを有するコア基板上に、両面もしくは片面に層間絶縁層と導体層が形成されて、バイアホールを介して、電気的な接続を行われる多層プリント配線板において、

コア基板のスルーホールは、2つ以上のグランド用スルーホールと2つ以上の電源用スルーホールを有し、それぞれが隣り合う位置に格子状もしくは千鳥状に配設されていることを技術的特徴とする。

10 格子状配置の場合、それぞれ対角する位置に、グランド(あるいは電源)を 配置し、それ以外の位置に、電源(あるいはグランド)を配置させる。その構 成により、X方向およびY方向での誘導起電力の打ち消しがなされる。

これをスルーホールを格子状に配置した例を模式的に示す第11図(A)を参照して説明をする。格子状に配設されたスルーホールにおいて、グランド用スルーホールGND1に対して等間隔で、電源用スルーホールVCC1、VCC2を配置させて、グランド用スルーホールGND1の対角線上に、グランド用スルーホールGND2を配設させる。この4芯(カッド)構造にすることにより、ひとつのグランド用スルーホールGND(もしくは電源用スルーホールVCC)に対して、2以上の電源用スルーホールVCC(もしくはグランド用スルーホールGND)による誘導起電力の打ち消しがなされる。そのために、スルーホールでの相互インダクタンスを小さくすることができ、誘導起電力の影響を受けないので、誤作動や遅延などが発生しにくくなるのである。

また、スルーホールを千鳥状に配置した例を模式的に示す第11図(B)を参照して説明をする。千鳥状に配設されたスルーホールにおいて、1つの電源 用スルーホールVCC1の周りを等間隔で、グランド用スルーホールGND1、GND2、GND3、GND4を配置させる。この時、グランド用スルーホールGNDと電源用スルーホールVCC間は同一距離間に配設させることが望ましい。この構造にすることにより、ひとつのグランド用スルーホールGND(もしくは電源用スルーホールVCC)に対して、1以上の電源用スルーホール VCC(もしくはグランド用スルーホールGND)による誘導起電力の打ち消

- 4 -

しがなされる。そのために、スルーホールの相互インダクタンスを小さくする ことができ、誘導起電力の影響を受けないので、誤作動や遅延などが発生し難 くなるのである。

格子状に配置させることが千鳥状に配置させるよりもインダクタンスが低下する。2以上のグランド用スルーホールと2以上の電源用スルーホールを配置させたときの最小単位の模式図が第11図(A)、第11図(B)である。この最小単位を4つ配置させたのが第11図(D)、第11図(E)である。第11図(D)が格子状配置、第11図(E)が千鳥状配置である。VCC格外は、最短距離の位置に2つのGNDを配置している。一方、VCC千外は、最短距離の位置に1つのGNDを配置している。また、VCC各内、VCC千内は、共に最短距離に4つのGNDが位置している。

5

10

15

20

25

30

元々グランド用スルーホールGNDおよび電源用スルーホールVCCは、磁界などの影響を受けやすい。そのために、ICチップの高周波、高速化になるとインダクタンスが増加してしまうために、ICのトランジスタに電源供給が遅延し、トランジスタがONしなくなる。高速駆動のICを正常に動作させるための基板としての問題を引き起こしてしまう。そのために、グランド用スルーホールGNDおよび電源用スルーホールVCCのインダクタンスの影響を抑えるための配置を考慮する必要性がある。例えば、高密度化の要求(高密度化、微細配線)に対して、単にスルーホールを狭く配置させればよいというものではない。上記のように配列させることがそれぞれのインダクタンスを低減させることができる。そして、ループインダクタンスが低減し、ICのトランジスタへの電源供給の遅延が発生しない。

グランド用スルーホールと電源用のスルーホールとの距離(第11図(C)中に示すピッチ:グランド用スルーホールGNDの中心と電源用スルーホール VCCの中心との距離)は、 $60\sim600\mu$ mの間であることが望ましい。スルーホールとスルーホールの壁間の距離を短くすることにより、相互インダクタンスを低下させることができるのである。このとき、 60μ m未満のときは、スルーホール間の絶縁ギャップを確保することができず、短絡などの不具合を引き起こしてしまう。また、絶縁ギャップ等が起因となり、ループインダクタンスを設計許容値の範囲にすることが難しくなったりしてしまうこともある。

 600μ mを超えると格子状あるいは千鳥状にスルーホールを配置してもループインダクタンスを低下させる効果が低減してしまう。 $80\sim600\mu$ mの間であれば、絶縁ギャップが確保でき、ループインダクタンスの低下させることができ、電気特性を向上させることができる。

5 グラント用スルーホール径(第11図(C)に示すスルーホールの外径)は $50\sim500\,\mu$ mであり、同様に電源用スルーホール径は $50\sim500\,\mu$ mで あることが望ましい。

50μm未満では、スルーホール内に導体層を形成することが困難となりやすい。また、自己インダクタンスが高くなる。

10 500μmを超えると、1本当たりの自己インダクタンス分は低下させれるが、限られた領域内に配置できるグランド線、電源線の数が減り、グランド線、電源線を多線化することによる全体としてのインダクタンスの低減が図り得なくなる。特に、格子や千鳥状に配列させた場合に、スルーホールピッチによっては、短絡などの不具合が起きるからである。つまり、スルーホールを形成すること自体が困難になるからである。

 $75\sim585\mu$ mの間で形成させることがさらに望ましい。その間であれば、自己インダクタンスを低下させることができ、配線数を増やすことで全体としてのインダクタンスを下げ、電気特性を向上させることができる。 更に、スルーホールピッチを狭ピッチにすることができる。

- スルーホールは、1つもしくは2つ以上スルーホール直上もしくはスルーホールのランド上から最外層まで全層スタック構造であることが望ましい。スルーホール直上に形成させることが望ましい。該スルーホールの接続は、スルーホール上に蓋めっきなどにより蓋構造からなるランドを形成し、その上にバイアホールをスタック状に形成されるビアオンスルーホールかつ、スタック構造であることがICチップから外部端子もしくはコンデンサまで直線上となって、
 - 最短距離になり、インダクタンスをより小さくすることができるからである。 その場合には、格子状もしくは千鳥状で、GND用のスルーホールおよびVC C用のスルーホール上に形成させることであることがさらに望ましい。IC直 下の格子状もしくは千鳥状に配列されたスルーホール全てをスタック構造にす
- 30 るのが好ましく、バイアホールは導体で充填されているのが更に望ましい。

グラント用スルーホールおよび電源用スルーホールは、ICチップの直下に 配設されることが望ましい。

ICチップの直下に配置させることにより、ICと外部端子もしくはコンデ ンサとの距離を短くすることができ、インダクタンスを低減させれる。

この場合のコア基板とは、ガラスエポキシ樹脂などの芯材が含浸した樹脂基板、 5 セラミック基板、金属基板、樹脂、セラミック、金属を複合して用いた複合コ ア基板、それらの基板の内層に(電源用)導体層が設けられた基板、3層以上 の多層化した導体層が形成された多層コア基板を用いることができる。

電源層の導体の厚みを、厚くするために、金属を埋め込まれた基板上に、めっ き、スパッタなどの一般的に行われる導体層を形成するプリント配線板の方法 10 で形成したものを用いてもよい。

多層コア基板の場合であれば、コア基板の外層と内層の導体層をそれぞれ足 した厚みが、コアの導体層の厚みとなる。つまり、多層化しても、コア基板の 導体層の厚みを厚くすることが本質であり、効果自体はなんら変わりないので ある。

この場合は、3層(外層+内層)からなるコア基板でもよい。

15

必要に応じて、コア基板の内層にコンデンサや誘電体層、抵抗などの部品を埋 め込み、形成させた電子部品収納コア基板を用いてもよい。コアの絶縁材を誘 電体材料にしてもよい。

本願発明でのコア基板とは、以下のように定義される。芯材等が含浸された 20 硬質基材であり、その両面もしくは片面に、芯材などを含まない絶縁樹脂層を 用いて、フォトビアもしくはレーザによりバイアホールを形成して、導体層を 形成して、層間の電気接続を行うときのものである。相対的に、コア基板の厚 みは、樹脂絶縁層の厚みよりも厚いものである。基本的には、コア基板は電源 層を主とする導体層が形成されて、その他信号線などは表裏の接続を行うため 25 だけに形成されている。

この場合、コア基板に形成されるGND層の導体厚みおよびVCC層の導体 厚みを厚くすることが望ましい。特に、コア基板の導体層の厚みは、層間絶縁 層上の導体層の厚みよりも厚いことがさらに望ましい。

コア基板の導体層の厚みを厚くすることにより、コア基板の電源層の導体層 30

が厚くなることにより、コア基板の強度が増す、それによりコア基板自体を薄くしたとしても、反りや発生した応力を基板自体で緩和することが可能となる。

また、導体自体の体積を増やすことができる。その体積を増やすことにより、 導体での抵抗が低減することができる。そのため流れる信号線などの電気的な 伝達などを阻害しなくなる。従って、伝達される信号などに損失を起こさない。 それは、コアとなる部分の導体層だけを厚くしても、その効果を奏する。

5

30

さらに、導体層を電源層として用いることで、ICチップへの電源の供給能力が向上させることができる。また、導体層をグランド層として用いることで、ICチップへの信号、電源に重畳するノイズを低減させることができる。即ち、

10 導体の抵抗の低減が、電源の供給も阻害しなくなる。そのため、該多層プリント基板上にICチップを実装したときに、ICチップ~基板~電源までのループインダクタンスを低減することができる。そのために、初期動作における電源不足が小さくなるため、電源不足が起き難くなり、そのためにより高周波領域のICチップを実装したとしても、初期起動における誤動作やエラーなどを引き起こすことがない。

また、ICチップ〜基板〜コンデンサもしくは電源層〜電源を経て、ICチップに電源を供給する場合にも、同様の効果を奏する。前述のループインダクタンスを低減することができる。

特に、コア基板の電源層として用いられる導体層の厚みが、コア基板の片面 もしくは両面上の層間絶縁層上に導体層の厚みより、厚いときに、上記効果を 最大限にさせることができるのである。この場合の層間絶縁層上の導体層とは、 絶縁層の中に心材を含浸されていない樹脂で形成された層間樹脂絶縁層に、層 間を接続させるための非貫通孔であるバイアホールを形成したものにめっき、 スパッタなどを経て形成された導体層を主として意味する。これ以外にも特に 限定されないがバイアホールを形成されたものであれば、上記の導体層に該当 する。

コア基板の電源層は、基板の表層、内層もしくは、その両方に配置させてもよい。内層の場合は、2層以上に渡り多層化してもよい。基本的には、コア基板の電源層は層間絶縁層の導体層よりも厚くなっていれば、その効果を有するのである。ただ、内層に形成することが望ましい。

5

15

20

25

コア基板上の導体層の厚みを α 1、層間絶縁層上の導体層の厚みを α 2に対して、 α 2 $<\alpha$ 1 \leq 40 α 2とすることが望ましい。

 α 1 \leq α 2 の場合は、電源不足に対する効果が全くない。つまり、いいかえると初期動作時に発生する電圧降下に対して、その降下度を抑えるということが明確にならないということである。

α 1>40α2を越えると、コア基板の表層に導体層を形成した場合にコア 基板と接続を行うランド等が形成するのに困難が生じてしまう。さらに上層の 層間絶縁層を形成すると、凹凸が大きくなってしまい、層間絶縁層にうねりを 生じてしまうために、インピーダンスを整合することが出来なくなってしまう。

10 導体層の厚み α 1は、1.2 α 2 \leq α 1 \leq 20 α 2であることがさらに望ましい。その範囲であれば、電源不足(電圧降下)によるICチップの誤動作やエラーなどが発生しないことが確認されている。

3層以上の導体層を有する多層コア基板を用いることが望ましい。

その際、2層以上のGND層或いはVCC層を形成し、GND層とVCC層を交互に配置したものがよい。さらに、各導体層間の各絶縁層の厚みは略同であることがよい。それにより、双方のインダクタンスを低下させる作用が均一に働くために、総合的なインダクタンスを下げやすいからである。更に、インピーダンス整合が取りやすく、電気特性を向上させることができる。

さらに望ましいのは、VCC層およびGND層がともに2層以上であることである。内層に配置されているGND層であり、VCC層であるインダクタンスが表層部分と比較すると相互的なインダクタンスの低下させるという効果を得られる。よりその効果が顕著に表れるのである。

GND層とVCC層との距離は $25\sim400\mu$ mの間であることが望ましい。 25μ m未満では、材料に係らず、絶縁性を確保することが困難になりやすいし、吸湿試験などの信頼性試験を実施すると、導体層同士での短絡を引き起こすこともある。 400μ mを超えると、インダクタンスを低下させる効果が低減されてしまう。つまり、距離が離れているためにより、相互インダクタンスの効果が相殺されてしまうのである。

GND層およびVCC層ともに導体層の厚みが厚くすることがよい。その双 30 方の体積を増やすことにより、抵抗値低減の効果を得やすいからである。その

導体の厚みは、 $25\sim500\mu$ mであることが望ましい。 25μ m未満では、抵抗値の低減効果が薄くなりやすい。 500μ mを超えると、その上層に形成される信号線などの導体回路にうねりを生じてしまうことがあり、インピーダンスの整合という点で問題を引き起こしてしまう。基板自体の薄膜化という要求に対するも基板自体が厚くなることになるためにクリアし難くなる。この場合、層間絶縁層の導体層の厚みよりも厚いことが望ましい。

コア基板の材料は、樹脂基板で検証を行ったが、セラミック、金属コア基板でも同様の効果を奏することがわかった。また、導体層の材質も銅からなる金属で行ったが、その他の金属でも、効果が相殺されて、誤動作やエラーが発生が増加するということは確認されていないことから、コア基板の材料の相違もしくは導体層を形成する材質の相違には、その効果の影響はないものと思われる。より望ましいのは、コア基板の導体層と層間絶縁層の導体層とは、同一金属で形成されることである。電気特性、熱膨張係数などの特性や物性が変わらないことから、この効果を奏することができる。

15

10

5

図面の簡単な説明

WO 2004/091268

第1図は、本発明の第1実施例の多層プリント配線板を製造方法を示す工程 図である。

第2図は、第1実施例の多層プリント配線板を製造方法を示す工程図である。 第3図は、第1実施例の多層プリント配線板を製造方法を示す工程図である。 第5図は、第1実施例の多層プリント配線板を製造方法を示す工程図である。 第6図は、第1実施例の多層プリント配線板を製造方法を示す工程図である。 第7図は、第1実施例の多層プリント配線板を製造方法を示す工程図である。 第7図は、第1実施例の多層プリント配線板を製造方法を示す工程図である。 第8図は、第1実施例に係る多層プリント配線板の断面図である。

25 第9図は、第1実施例に係る多層プリント配線板にICチップを載置した状態を示す断面図である。

第10図(A)は、第8図中の多層プリント配線板のX-X横断図であり、 第10図(B)は、第1実施例の改変例に係る多層プリント配線板の横断面図 である。

30 第11図(A)は、第10図(A)中の点線 I 部を拡大して示す説明図であ

り、第11図(B)は、第11図(B)中の点線II部を拡大して示す説明図で あり、第11図(C)は、スルーホールのピッチの説明図であり、第11図(D) は千鳥配置を示す図であり、第11図(E)は、格子配置を示す図である。

第12図は、第1実施例の改変例に係る多層プリント配線板の断面図である。

5 第13図は、第2実施例に係る多層プリント配線板の断面図である。

第14図は、第2実施例の改変例に係る多層プリント配線板の断面図である。

第15図は、第3実施例に係る多層プリント配線板の断面図である。

第16図は、スルーホールの格子配置、千鳥配置、ランダム配置に対するル ープインダクタンスを測定した結果を示した図表である。

10 第17図(A)はスルーホールの格子配置、千鳥配置、ランダム配置に対す る絶縁層のクラック及び導通試験結果を示す図であり、第17図(B)は、ス ルーホールの格子配置、千鳥配置に対するループインダクタンスをシミュレー トした結果を示した図表である。

第18図は、スルーホールの格子配置、千鳥配置に対するループインダクタ ンスを測定した結果を示したグラフである。

第19図は、(多層コア基板の各導体層の厚みの和/層間絶縁層上の導体層 の厚みの比)に対する最大電圧降下量(V)を示したグラフである。

発明を実施するための最良の形態

15

第1図~第9図を参照して本発明の第1実施例に係る多層プリント配線板に 20 ついて説明する。

「第1実施例」 4層多層コア基板

先ず、第1実施例に係る多層プリント配線板10の構成について、第8図、 第9図を参照して説明する。第8図は、該多層プリント配線板10の断面図を、

- 第9図は、第8図に示す多層プリント配線板10にICチップ90を取り付け、 25 ドータボード94へ載置した状態を示している。第8図に示すように、多層プ リント配線板10では多層コア基板30を用いている。多層コア基板30の表 面側に導体回路34、導体層34P、裏面に導体回路34、導体層34Eが形 成されている。上側の導体層34Pは、電源用のプレーン層として形成され、
- 下側の導体層34Eは、グランド用のプレーン層として形成されている。更に、 30

 $は15\mu m$ とした。

25

30

多層コア基板30の内部の表面側に、内層の導体層16E、裏面に導体層16 Pが形成されている。上側の導体層16Eは、グランド用のプレーン層として 形成され、下側の導体層16Pは、電源用のプレーン層として形成されている。 電源用のプレーン層34P、16Pとの接続は、電源用スルーホール36Pや 5 バイアホールにより行われる。グランド用のプレーン層34E、16Eとの接 続は、グランド用スルーホール36Eやバイアホールにより行われる。多層コ ア基板30の上下での信号の接続は、信号用スルーホール36S、バイアホー ルにより行われる。プレーン層は、片側だけの単層であっても、2層以上に配 置したものでもよい。2層~4層で形成されることが望ましい。4層以上では 10 電気的な特性の向上が確認されていないことからそれ以上多層にしてもその効 果は4層と同等程度である。特に、内層は、2層で形成されることが、多層コ ア基板の剛性整合という点において基板の伸び率が揃えられるので反りが出に くいからである。多層コア基板30の中央には、電気的に隔絶された金属板1 2が収容してもよい(該金属板12は、心材としての役目も果たしているが、 15 スルーホールやバイアホールなどの電気な接続がされていない。主として、基 板の反りに対する剛性を向上させているのである。また、該金属板に36合金 や42合金等の低熱膨張性金属を用いるとプリント配線板の熱膨張係数を下げ ることができる。そのため、ICやバンプが破壊し難くなる)。該金属板12 に、絶縁樹脂層14を介して表面側に、内層の導体層16E、裏面に導体層1 20 6 Pが、更に、絶縁樹脂層 1 8 を介して表面側に導体回路 3 4 、導体層 3 4 P が、裏面に導体回路34、導体層34Eが形成されている。本実施例では、多 層コア基板の内層の各導体層の厚みは70μm、表面及び裏面の導体層の厚み

多層コア基板 30 の表面の導体層 34 P、 34 Eの上には、バイアホール 6 0 及び導体回路 58 (12μ m) の形成された層間樹脂絶縁層 50 と、バイアホール 160 及び導体回路 158 (12μ m) の形成された層間樹脂絶縁層 150 とが配設されている。該バイアホール 160 及び導体回路 158 の上層にはソルダーレジスト層 70 が形成されており、該ソルダーレジスト層 70 の開口部 71 を介して、バイアホール 160 及び導体回路 158 にバンプ 76 Dが形成されている。

第9図中に示すように、多層プリント配線板10の上面側のバンプ76Uは、ICチップ90の信号用ランド92S、電源用ランド92P、グランド用ランド92Eへ接続される。更に、チップコンデンサ98が実装される。一方、下側の外部端子76Dは、ドータボード94の信号用ランド96S、電源用ランド96P、グランド用ランド96Eへ接続されている。この場合における外部端子とは、PGA、BGA、半田バンプ等を指している。

5

10

15

第10図に第8図の多層プリント配線板10のX-X横断面を示す。即ち、第10図では、多層コア基板30のコアの平面を示している。図中で、理解の便宜のため、電源用スルーホール36Pには下向きの印(図中の+)、グランド用スルーホール36Eには上向きの印(図中中央の黒丸)を付けてあり、信号用スルーホール36Sには何も印を付けていない。第11図(A)は、第10図(A)中に点線I部を拡大して示す説明図である。第1実施形態では、電源用スルーホール36Pとグランド用スルーホール36Eとが、隣り合う位置に格子状に配置されている。即ち、それぞれ対角する位置に、グランド(あるいは電源)を配置し、それ以外の位置に、電源(あるいはグランド)を配置させる。その構成により、X方向およびY方向での誘導起電力の打ち消しがなされる。

第11図(A)を参照して上述したように格子状に配設されたスルーホールにおいて、一対のグランド用スルーホール36E(GND1)と電源用スルーホール36Pを等間隔で格子状に配置させて、GND1の対角線上に、グランド用スルーホール36E(GND2)を配設させる。この4芯(カッド)構造にすることにより、ひとつのGND(もしくはVCC)に対して、2以上のVCC(もしくはGND)による誘導起電力の打ち消しがなされる。そのために、相互インダクタンスを小さくすることができ、誘導起電力の影響を受けないのでノイズの影響を軽減でき、更に、インダクタンス分を下げることで、ループインダクタンスが減少し、間欠的に電力消費量が増減するICチップに対して、電力消費が増大する際にも電圧降下が生じず、誤作動や遅延などが発生しにくくなる。

更に、第8図に示すように多層コア基板30の中央に配置された電源用スル 30 ーホール36Pとグランド用スルーホール36Eは、スルーホールの直上にバ

- 13 -

イアホール60及びバイアホール160が設けられるスタック構造となっている。該スルーホール36E、36Pとバイアホール60との接続は、スルーホール36E、スルーホール36P上に蓋めっきなどにより蓋構造からなるランド25を形成し、その上にバイアホール60をスタック状に形成される。更に、

上側のバイアホール60の直上にバイアホール160を設け、該バイアホール160が、ICチップ90の電源用ランド92E、グランド用ランド92Eにバンプ76Uを介して接続されている。同様に、下側バイアホール60の直下にバイアホール160を設け、該バイアホール160が、ドータボード94の電源用ランド96P、グランド用ランド96Eにバンプ76Dを介して接続されている。

5

10

15

20

25

30

ビアオンスルーホールかつ、スタック構造であることがICチップ90からドータボードのバンプ(外部端子)76E、76Pもしくは図示しないコンデンサまで直線上となり、最短距離となり、インダクタンスをより小さくすることができるからである。IC直下の少なくとも最小単位の格子状又は千鳥状に配列された電源用スルーホール及びグランド用スルーホールがスタック構造にするのがよく、IC直下の全グランド用、電源用スルーホールがスタック構造になると更によい。

グラント用スルーホール36Eおよび電源用スルーホール36Pは、ICチップ90の直下に配設されている。ICチップ90の直下に配置させることにより、IC90とドータボード94のバンプ(外部端子)96E、96Pもしくは図示しないコンデンサとの距離を短くすることができる。そのためにインダクタンスを低減させれる。

スルーホール36E、36P、36S間の距離(ピッチ)は、80~600 μ mに設定し、信号用スルーホール径36S(外径)を50~400 μ mで形成させた。グランド用スルーホール36Eと電源用スルーホール36P間の距離(ピッチ)は、80~600 μ mに設定し、グランド用スルーホール36E径(外径)を50~400 μ mで、電源用スルーホール36Pの径(外形)を50~400 μ mで形成させた(第16図参照)。スルーホール36E、36P、36Sは、コア基板30に形成した通孔の導体層を形成させ、その空隙内に絶縁樹脂を充填させた。それ以外にも、導電性ペーストもしくはめっきなど

5

20

25

により、スルーホール内を完全に埋めても良い。信号用スルーホールは、IC 直下以外の部分に形成することが好ましい。IC直下は、電源用スルーホール、グランド用スルーホールが密集しているため、ノイズを受け易い。そして、信号用スルーホールのピッチは、電源用スルーホール及びグランド用スルーホールのピッチより広い方が望ましい。それにより、信号にノイズが載りにくい。ここで、コア基板30表層の導体層34P、34Eは、厚さ5~40 μ mに形成され、内層の導体層16P、16Eは、厚さ5~250 μ mに形成され、層間樹脂絶縁層50上の導体回路58及び層間樹脂絶縁層150上の導体回路158は5~25 μ mに形成されている。

10 第1実施例の多層プリント配線板では、コア基板30の表層の電源層(導体層)34P、導体層34、内層の電源層(導体層)16P、導体層16Eおよび金属板12を厚くすることにより、コア基板の強度が増す。それによりコア基板自体を薄くしたとしても、反りや発生した応力を基板自体で緩和することが可能となる。

15 また、導体層 3 4 P、3 4 E、導体層 1 6 P、1 6 Eを厚くすることにより、 導体自体の体積を増やすことができる。その体積を増やすことにより、導体で の抵抗を低減することができる。

更に、導体層34P、16Pを電源層として用いることで、ICチップ90への電源の供給能力が向上させることができる。そのため、該多層プリント基板上にICチップを実装したときに、ICチップ~基板~電源までのループインダクタンスを低減することができる。そのために、初期動作における電源不足が小さくなるため、電源不足が起き難くなり、そのためにより高周波領域のICチップを実装したとしても、初期起動における誤動作やエラーなどを引き起こすことがない。更に、導体層34E、16Eをグランド層として用いることで、ICチップの信号、電力供給にノイズが重畳しなくなり、誤動作やエラーを防ぐことができる。コンデンサ98を実装することにより、コンデンサ内の蓄積されている電源を補助的に用いることができるので、電源不足を起しにくくなる。

第12図は、第1実施形態の改変例を示している。改変例では、コンデンサ 30 98が、ICチップ90の直下に配置され、下面側に導電性接続ピン99が取 り付けられている。コンデンサ98をICチップ90の直下に配設すれば、電源不足を起しにくくする効果は顕著になる。その理由として、ICチップの直下であれば、多層プリント配線板での配線長を短くすることができるからである。

- 5 第10図(B)は、第1実施例の改変例に係るスルーホール配置を示している。第11図(B)は、第10図(B)中の中に点線Ⅱ部を拡大して示す説明図である。第1実施形態の改変例では、電源用スルーホール36Pとグランド用スルーホール36Eとが、隣り合う位置に千鳥状に配置されている。その構成により、X方向およびY方向での誘導起電力の打ち消しがなされる。
- 10 即ち、第11図(B)を参照して上述したように、千鳥状に配設されたスルーホール36P、36Eにおいて、1つの電源用スルーホールVCCの周りを等間隔で、グランド用スルーホールGND1、GND2、GND3、GND4を配置させる。この時、グランド用スルーホールGNDと電源用スルーホールVCC間は同一距離間に配設させることが望ましい。この構造にすることにより、ひとつのグランド用スルーホールGND(もしくは電源用スルーホールVCC)に対して、1以上の電源用スルーホールVCC(もしくはグランド用スルーホールVCC(もしくはグランド用スルーホールGND)による誘導起電力の打ち消しがなされる。そのために、スルーホールの相互インダクタンスを小さくすることができ、誘導起電力の影響を受けないので、誤作動や遅延などが発生し難くなるのである。
- 20 第1実施例では、多層コア基板30は、内層に厚い導体層16P、16Eを、表面に薄い導体層34P、34Eを有し、内層の導体層16P、16Eと表面の導体層34P、34Eとを電源層用の導体層、グランド用の導体層として用いる。即ち、内層側に厚い導体層16P、16Eを配置しても、導体層を覆う樹脂層が形成されている。そのために、導体層が起因となって凹凸を相殺させることで多層コア基板30の表面を平坦にすることができる。このため、層間絶縁層50、150の導体層58、158にうねりを生じせしめないように、多層コア基板30の表面に薄い導体層34P、34Eを配置しても、内層の導体層16P、16Eと足した厚みでコアの導体層として十分な厚みを確保することができる。うねりが生じないために、層間絶縁層上の導体層のインピーダンスに不具合が起きない。導体層16P、34Pを電源層用の導体層として、

導体層16E、34Eをグランド用の導体層として用いることで、多層プリント配線板の電気特性を改善することが可能になる。

即ち、コア基板の内層の導体層 16P、16Eの厚みを、層間絶縁層 50、150上の導体層 58、158よりも厚くする。これにより、多層コア基板 50 の表面に薄い導体層 50 4 50 4 50 5 60 6 60 7 60 7 60 7 60 8 60 8 60 8 60 8 60 9 60 8 60 9 60 8 60 9 60

10 多層コア基板30は、電気的に隔絶された金属板12の両面に、樹脂層14を介在させて内層の導体層16P、16Eが、更に、当該内層の導体層16P、16Eの外側に樹脂層18を介在させて表面の導体層34P、34Eが形成されて成るものでよい。中央部に電気的に隔絶された金属板12を配置することで、十分な機械的強度を確保することができる。更に、金属板12の両面に樹脂層14を介在させて内層の導体層16P、16Eを、更に、当該内層の導体層16P、16Eの外側に樹脂層18を介在させて表面の導体層34P、34Eを形成することで、金属板12の両面で対称性を持たせ、ヒートサイクル等において、反り、うねりが発生することを防げる。

引き続き、第8図に示す多層プリント配線板10の製造方法について第1図 ~第7図を参照して説明する。

(1) 金属層の形成

5

20

25

30

第1図 (A) に示す厚さ $50\sim400\mu$ mの間の内層金属層(金属板) 12 に、表裏を買通する開口 12a を設ける(第1図(B))。金属層の材質としては、銅、ニッケル、亜鉛、アルミニウム、鉄などの金属が配合されているものを用いることができる。開口 12a は、パンチング、エッチング、ドリリング、レーザなどによって穿設する。場合によっては、開口 12a を形成した金属層 12o 全面に電解めっき、無電解めっき、置換めっき、スパッタによって、金属膜 13 を被覆してもよい(第1図(C))。なお、金属板 12 は、単層でも、2 層以上の複数層でもよい。また、金属膜 13 は、曲面を形成するほうが望ましい。それにより、応力の集中するポイントがなくなり、その周辺でのク

ラックなどの不具合が引き起こしにくい。

(2) 内層絶縁層の形成

5

15

金属層12の全体を覆い、開口12a内を充填するために、絶縁樹脂を用いる。形成方法としては、例えば、厚み30~200μm程度のBステージ状の樹脂フィルムを金属板12で挟んでから、熱圧着してから硬化させ絶縁樹脂層14を形成することができる(第1図(D))。場合によっては、塗布、塗布とフィルム圧着の混合、もしくは関口部分だけを塗布して、その後、フィルムで形成してもよい。

材料としては、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂、BT樹脂 10 等の熱硬化性樹脂をガラスクロス等の心材に含浸させたプリプレグを用いることが望ましい。それ以外にも樹脂を用いてもよい。

(3) 金属箔の貼り付け

樹脂層 14 で覆われた金属層 12 の両面に、内層金属層 16 α を形成させる(第 1 図(E))。その一例として、厚み 12 ~ 275 μ mの金属箔を積層させた。金属箔を形成させる以外の方法として、片面銅張積層板を積層させる。金属箔上に、めっきなどで形成できる。

(4) 内層金属層の回路形成

2層以上にしてもよい。アディティブ法により金属層を形成してもよい。

テンティング法、エッチング工程等を経て、内層金属層 16α から内層導体 20 層16 P、16 Eを形成させた(第1 図(F))。このときの内層導体層の厚みは、 $10\sim250$ μ mで形成させた。

(5)外層絶縁層の形成

内層導体層16P、16Eの全体を覆い、および外層金属その回路間の隙間を充填するために、絶縁樹脂を用いる。形成方法としては、例えば、厚み30~200μm程度のBステージ状の樹脂フィルムを金属板で挟んでから、熱圧着してから硬化させ、外層絶縁樹脂層18を形成する(第2図(A))。場合によっては、塗布、塗布とフィルム圧着の混合、もしくは開口部分だけを塗布して、その後、フィルムで形成してもよい。加圧することで表面を平坦にすることができる。

30 (6) 最外層の金属箔の貼り付け

外層絶縁樹脂層 18で覆われた基板の両面に、最外層の金属層 34α を形成させる(第 2 図(B))。その一例として、厚み $12\sim275\mu$ mの金属箔を積層させる。金属箔を形成させる以外の方法として、片面銅張積層板を積層させる。金属箔上に、めっきなどで 2 層以上にしてもよい。アディティブ法により金属層を形成してもよい。

(7) スルーホール形成

5

10

15

20

基板の表裏を貫通する開口径 $50\sim500\mu$ mのスルーホール用通孔 36α を形成する(第2図(C))。形成方法としては、ドリル、レーザもしくはレーザとドリルの複合により形成させる(最外層の絶縁層の開口をレーザで行い、場合によっては、そのレーザでの開口をターゲットマークとして用いて、その後、ドリルで開口して貫通させる)。形状としては、直線状の側壁を有するものであることが望ましい。場合によっては、テーパ状であってもよい。スルーホール間の距離(ピッチ)は、 $60\sim600\mu$ mで形成させた。

スルーホールの導電性を確保するために、スルーホール用通孔 3 6 α内にめっき膜 2 2を形成し、表面を粗化した後(第 2 図(D))、充填樹脂 2 3 を充填することが望ましい(第 2 図(E))。充填樹脂としては、電気的な絶縁されている樹脂材料、(例えば、樹脂成分、硬化剤、粒子等が含有されているもの)、金属粒子による電気的な接続を行っている導電性材料(例えば、金、銅などの金属粒子、樹脂材料、硬化剤などが含有されているもの。)のいずれかを用いることができる。

めっきとしては、電解めっき、無電解めっき、パネルめっき(無電解めっきと電解めっき)などを用いることができる。金属としては、銅、ニッケル、コバルト、リン、等が含有してもので形成されるのである。めっき金属の厚みとしては、 $5\sim30~\mu$ mの間で形成されることが望ましい。

25 スルーホール用通孔 3 6 α内に充填する充填樹脂 2 3 は、樹脂材料、硬化剤、 粒子などからなるものを絶縁材料を用いることが望ましい。粒子としては、シ リカ、アルミナなどの無機粒子、金、銀、銅などの金属粒子、樹脂粒子などの 単独もしくは複合で配合させる。粒径が 0.1~5μmのものを同一径もしく は、複合径のもの混ぜたものを用いることができる。樹脂材料としては、エポ 30 キシ樹脂(例えば、ビスフェノール型エポキシ樹脂、ノボラック型エポキシ樹

脂など)、フェノール樹脂などの熱硬化性樹脂、感光性を有する紫外線硬化樹脂、熱可塑性樹脂などが単一もしくは混合したものを用いることができる。硬化剤としては、イミダゾール系硬化剤、アミン系硬化剤などを用いることができる。それ以外にも、硬化安定剤、反応安定剤、粒子等を含まれていてもよい。

- 19 -

導電性材料を用いてもよい。この場合は、金属粒子、樹脂成分、硬化剤などからなるものが導電性材料である導電性ペーストとなる。場合によっては、半田、 絶縁樹脂などの絶縁材料の表層に導電性を有する金属膜を形成したものなどを 用いてもよい。めっきでスルーホール用通孔36 α内を充填することも可能で ある。導電性ペーストは硬化収縮がなされるので、表層に凹部を形成してしま うことがあるからである。

このとき形成したスルーホールは、グランド用スルーホール36Eと電源用スルーホール36Pとで、第11図(A)を参照して上述したように、格子状に配置させた。

(8) 最外層の導体回路の形成

5

10

30

15 全体にめっき膜を被覆することで、スルーホール36S、36E、36Pの 直上に蓋めっき25を形成してもよい(第3図(A))。その後、テンティン グ法、エッチング工程等を経て、外層の導体回路34、34P、34Eを形成 する(第3図(B))。これにより、多層コア基板30を完成する。

このとき、図示されていないが多層コア基板の内層の導体層16P、16E等 20 との電気接続を、バイアホールやプラインドスルーホール、プラインドバイア ホールにより行ってもよい。

- (9) 導体回路 3 4 を形成した多層コア基板 3 0 を黒化処理、および、還元処理を行い、導体回路 3 4、導体層 3 4 P、 3 4 E の全表面に粗化面 3 4 β を形成する(第 3 図(C))。
- 25 (10)多層コア基板30の導体回路非形成部に樹脂充填材40の層を形成する(第4図(A))。
 - (11)上記処理を終えた基板の片面を、ベルトサンダー等の研磨により、導体層34P、34Eの外縁部に樹脂充填材40が残らないように研磨し、次いで、上記研磨による傷を取り除くため、導体層34P、34Eの全表面(スルーホールのランド表面を含む)にバフ等でさらに研磨を行った。このような一

5

15

25

連の研磨を基板の他方の面についても同様に行った。次いで、100℃で1時間、150℃で1時間の加熱処理を行って樹脂充填材 40を硬化した(第4図 (B))。

- なお、導体回路間の樹脂充填を行わなくてもよい。この場合は、層間絶縁層 などの樹脂層で絶縁層の形成と導体回路間の充填を行う。
 - (12)上記多層コア基板 30 に、エッチング液を基板の両面にスプレイで吹きつけて、導体回路 34、導体層 34P、34Eの表面とスルーホール 36S、36E、36Pのランド表面と内壁とをエッチング等により、導体回路の全表面に粗化面 36 β を形成した(第4図(C))。
- 10 (13)多層コア基板30の両面に、層間樹脂絶縁層用樹脂フィルム50 γを基板上に載置し、仮圧着して裁断した後、さらに、真空ラミネーター装置を用いて貼り付けることにより層間樹脂絶縁層を形成した(第5図(A))。
 - (14) 次に、層間樹脂絶縁層上に、厚さ1.2 mmの貫通孔が形成されたマスクを介して、波長10.4 μ mのCO2 ガスレーザにて、ビーム径4.0 m m、トップハットモード、パルス幅7.9 μ 秒、マスクの貫通孔の径1.0 m m、1ショットの条件で層間樹脂絶縁層50に、直径80 μ mのバイアホール
- (15)多層コア基板30を、60g/1の過マンガン酸を含む80℃の溶液に10分間浸漬し、バイアホール用開口50aの内壁を含む層間樹脂絶縁層50の表面に粗化面50αを形成した(第4図(C))。粗化面は0.1~5μmの間で形成した。

用開口50aを形成した(第5図(B))。

- (16)次に、上記処理を終えた多層コア基板 30を、中和溶液(シプレイ社製)に浸漬してから水洗いした。さらに、粗面化処理(粗化深さ 3 μ m)した該基板の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層の表面およびバイアホール用開口の内壁面に触媒核を付着させた。
- (17)次に、無電解銅めっき水溶液中に、触媒を付与した基板を浸漬して、粗面全体に厚さ0.6~3.0 μ mの無電解銅めっき膜を形成し、バイアホール用開口50aの内壁を含む層間樹脂絶縁層50の表面に無電解銅めっき膜52が形成された基板を得る(第4図(D))。
- 30 (18) 無電解銅めっき膜52が形成された基板に市販の感光性ドライフィル

10

30

ムを張り付け、マスクを載置して、現像処理することにより、めっきレジスト 5.4を設けた(第 6 図(A))。めっきレジストの厚みは、 1.0 ~ 3.0 μ mの 間を用いた。

- (19) ついで、多層コア基板 30 に電解めっきを施し、めっきレジスト 5 非形成部に、厚さ $10\sim20~\mu\,\mathrm{m}$ の電解銅めっき膜 56 を形成した(第 6 図(B))。
 - (20) さらに、めっきレジストを5%程度のKOHで剥離除去した後、そのめっきレジスト下の無電解めっき膜を硫酸と過酸化水素との混合液でエッチング処理して溶解除去し、独立の導体回路58及びバイアホール(フィルドバイアホール)60とした(第6図(C))。
 - (21) ついで、上記(12) と同様の処理を行い、導体回路 58 及びバイアホール 60 の表面に粗化面 58 α 、60 α を形成した。上層の導体回路 58 の厚みは 10 \sim 25 μ mで形成された。今回の厚みは 15 μ mの厚みであった(第6図(D))。
- (23)次に、多層配線基板の両面に、ソルダーレジスト組成物70を12~30μmの厚さで塗布し、70℃で20分間、70℃で30分間の条件で乾燥 20 処理を行った後(第7図(B))、ソルダーレジスト開口部のパターンが描画された厚さ5mmのフォトマスクをソルダーレジスト層70に密着させて100mJ/cm²の紫外線で露光し、DMTG溶液で現像処理し、200μm の直径の開口71を形成した(第7図(C))。

そして、さらに、80℃で1時間、100℃で1時間、120℃で1時間、

- 25 150℃で3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層70 を硬化させ、開口71を有し、その厚さが $10\sim25\mu$ mのソルダーレジストパターン層70を形成した。
 - (24) 次に、ソルダーレジスト層 70 を形成した基板を、無電解ニッケルめっき液に浸漬して、開口部 71 に厚さ 5μ mのニッケルめっき層 72 を形成した。さらに、その基板を無電解金めっき液に浸漬して、ニッケルめっき層 72

上に、厚さ0.03μmの金めっき層74を形成した(第7図(D))。ニッケルー金層以外にも、スズ、貴金属層(金、銀、パラジウム、白金など)の単層を形成してもよい。

(25) この後、基板のICチップを載置する面のソルダーレジスト層70の 開口71に、スズー鉛を含有する半田ペーストを印刷し、さらに他方の面のソ ルダーレジスト層の開口にスズーアンチモンを含有する半田ペーストを印刷し た後、200℃でリフローすることにより外部端子を形成し、はんだバンプ7 6U、76Dを有する多層プリント配線板を製造した(第8図)。

[第2実施例] 3層多層コア基板

5

- 第13図を参照して第2実施例に係る多層プリント配線板について説明する。 第8図を参照して上述した第1実施例では、コア基板が4層(グランド層1 6E、34E:2、電源層16P、34P:2)で形成されていた。これに対 して、第2実施例では、第13図中に示すように多層コア基板30が3層(グランド層34E、34E:2、電源層15P:1)で形成されている。
- 15 第13図に示すように、第2実施例に係る多層プリント配線板10では、多 層コア基板30の表面及び裏面に導体回路34、グランド用導体層34Eが形 成され、コア基板30内に電源用導体層15Pが形成されている。グランド用 導体層34Eはグランド用のプレーン層として、電源用導体層15Pは電源用 のプレーン層として形成されている。グランド用スルーホール36Eは、コア 20 基板の両面でグランド用導体層34Eと接続され、電源用スルーホール36P は、コア基板の中央で電源用導体層15Pと接続されている。信号は、信号線 スルーホール36Sを介して多層コア基板30の両面で接続されている。グラ ンド用導体層34Eの上にバイアホール60及び導体回路58の形成された層 間樹脂絶縁層50と、バイアホール160及び導体回路158の形成された層 間樹脂絶縁層150とが配置されている。該バイアホール160及び導体回路 25 158の上層にはソルダーレジスト層70が形成されており、該ソルダーレジ スト層70の開口部71を介して、バイアホール160及び導体回路158に バンプ76U、76Dが形成されている。

この第2実施例においても、第10図(A)、第10図(B)を参照して上 30 述した第1実施例と同様に、電源用スルーホール36P、グランド用スルーホ ール36Eが格子状、又は、千鳥状に配置され、相互インダクタンスの低減が 図られている。

ここで、コア基板30上に導体回路34、導体層34E及びコア基板内に導体層15Pが形成されている。一方、層間樹脂絶縁層50上に導体回路58及び層間樹脂絶縁層150上に導体回路158が形成されている。コア基板上の導体層34Eの厚みは1~250μmの間で形成されて、コア基板内に形成された電源層としての役目を果たすの導体層15Pの厚みは、1~250μmの間で形成されている。この場合の導体層の厚みは、コア基板の電源層の厚みの総和である。内層である導体層15P、表層である導体層34Eの双方を足したものであるという意味である。信号線の役目を果たしているものとを足すことではない。この第2実施例においても、3層の導体層34E、15Pの厚みを合わせることで、第1実施例と同様な効果を得ている。電源層の厚みは上述の範囲を超えてもよい。

[第2実施例の改変例]

5

10

- 15 第14図に第2実施例の改変例に係る多層プリント配線板の断面を示す。第 13図を参照して上述した第2実施例では、多層コア基板30が、3層(グランド層34E、34E:2、電源層15P:1)で形成されていた、これに対して、第2実施例の改変例では、多層コア基板30が、3層(グランド層15E:1、電源層34P、34P:2)で形成されている。
- 20 第14図に示すように、第2実施例に係る多層プリント配線板10では、多層コア基板30の表面及び裏面に導体回路34、電源用導体層34Pが形成され、コア基板30内にグランド用導体層15Eが形成されている。グランド用導体層15Eはグランド用のプレーン層として、電源用導体層34P、34Pは電源用のプレーン層として形成されている。グランド用スルーホール36Eは、コア基板の中央でグランド用導体層15E、15Eと接続され、電源用スルーホール36Pは、コア基板の両面で電源用導体層34P、34Pと接続されている。信号は、信号線スルーホール36Sを介して多層コア基板30の両面で接続されている。電源用導体層34Pの上にバイアホール60及び導体回路58の形成された層間樹脂絶縁層50と、バイアホール160及び導体回路

この第2実施例の改変例においても、第10図(A)、第10図(B)を参照して上述した第1実施例と同様に、電源用スルーホール36P、グランド用スルーホール36Eが格子状、又は、千鳥状に配置され、相互インダクタンスの低減が図られている。また、第2実施例の改変例においても、第2実施例と同様な厚みに、多層コア基板30の3層の導体層34P、34P、15E及び層間樹脂絶縁層50、150の導体回路58、158が形成され、同様な効果を得ている。

[第3実施例]ガラスエポキシ樹脂基板

5

20

25

30

上述した第1、第2実施例では、多層コア基板30が用いられた、これに対して、第3実施例では、第15図に示すように単板のコア基板30が用いられ、コア基板の両面の導体層が、電源層、グランド層として形成されている。即ち、コア基板30の上面にグランド層34Eが、下面に電源層34Pが形成されている。ア基板30の表面と裏面とは電源用スルーホール36P、グランド用スルーホール36E、信号用スルーホール36Sを介して接続されている。更に、

この第3実施例においても、第10図(A)、第10図(B)を参照して上述した第1実施例と同様に、電源用スルーホール36P、グランド用スルーホール36Eが格子状、又は、千鳥状に配置され、相互インダクタンスの低減が図られている。

ここで、コア基板 30 上の導体層 34 P、34 Eは、厚さ $1\sim250$ μ mに形成され、層間樹脂絶縁層 50 上の導体回路 58 及び層間樹脂絶縁層 150 上の導体回路 158 は $5\sim25$ μ m(望ましい範囲 $10\sim20$ μ m)に形成されている。

第3実施例の多層プリント配線板では、コア基板30の電源層(導体層)34P、導体層34Eが厚くなることにより、コア基板の強度が増す、それによりコア基板自体の厚みを薄くしたとしても、反りや発生した応力を基板自体で緩和することが可能となる。また、導体層34P、34Eを厚くすることにより、導体自体の体積を増やすことができる。その体積を増やすことにより、導

体での抵抗が低減することができる。

更に、導体層34Pを電源層として用いることで、ICチップへの電源の供給能力が向上させることができる。そのため、該多層プリント基板上にICチップを実装したときに、ICチップ~基板~電源までのループインダクタンスを低減することができる。そのために、初期動作における電源不足が小さくなるため、電源不足が起き難くなり、そのためにより高周波領域のICチップを実装したとしても、初期起動における誤動作やエラーなどを引き起こすことがない。更に、導体層34Eをグランド層として用いることで、ICチップの信号、電力供給にノイズが重畳しなくなり、誤動作やエラーを防ぐことができる。

10 [比較例]

5

15

比較例として、実施例1とほぼ同じであるが、グランド用スルーホールと電源用スルーホールとが隣り合わない位置に形成させた。つまり、グランド用スルーホールと電源用のスルーホールとをランダムに形成させて、かつ、グランド用スルーホールと電源用のスルーホールとの最短距離(スルーホールピッチ)は、第16図に示す $80\sim650\mu$ mの8種類を形成した。スルーホール径を同図に示す。これらをランダム配置して第16図に記載する。

参考例 1 として、実施例 1 とほぼ同じであるが、グランド用スルーホールと電源用スルーホールの距離が、6 0 0 μ mを超えるものを形成させた。その一例として、6 5 0 μ mで形成したものを作成した。

20 参考例 2 として、実施例 3 とほぼ同じであるが、グランド用スルーホールと電源用スルーホールの距離が、6 0 0 μ mを超えるものを形成させた。その一例として、6 5 0 μ mで形成したものを作成した。ループインダクタンスは、参考例 1 と同様になった。

参考例 3 として、実施例 1 とほぼ同じであるが、コア基板の厚みを薄くして 25 多層化し、グランド用スルーホールと電源用スルーホールの径が、 25 μ mの ものを形成して、グランド用スルーホールと電源用スルーホールの距離が 60 μ m未満ものを形成させた。その一例として、 50 μ mで形成したものを作成 した。多層コア基板の各導体層の厚みの和は実施例 1 と同じである。

ここで、第1実施例での多層プリント配線板のスルーホール配置を格子配置 30 (厚銅)、第1実施例の改変例としてスルーホール配置を千鳥配置に変えた千 鳥配置(厚銅)、第1実施例において多層コア基板の各導体層の厚みの和を層間絶縁層上の導体層の厚みと同一にした参考例4、比較例のランダム配置として各々のループインダクタンスを測定した結果を第16図に示している。ここで、ここで、ループインダクタンスの値は、2.5mm平方当たりの値である。

スルーホールピッチを変えても、ランダム配置(グランド用スルーホールと電源用スルーホールが隣り合わない構造)よりも、格子配置(厚銅)もしくは千鳥配置(厚銅)[グランド用スルーホールと電源用スルーホールが隣り合う構造]の方がループインダクタンスを低減することができるのである。それにより、遅延などを抑えられるので、ICのトランジスタへの電源供給時間が短縮する。3GHzを越えるICを搭載してもトランジスタが電源不足とならない。

5

10

15

20

また、スルーホールピッチに関係なく、格子配置であることが、千鳥配置に 比べるとループインダクタンスが低減する。そのために、電気特性上は優位で あるといえる。第16図の値からも、グランド用スルーホール36Eと電源用 スルーホール36Pとは対角線上に配置した方が、ループインダクタンスが低 い。

また、第16図の格子配置(厚銅)と参考例4を比較すると、同じ格子配置でも多層コア基板の各導体層の厚みの和が大きいほうが、いずれのスルーホールピッチにおいても格子配置(厚銅)の方がよい値となった。これは、スルーホールと導体層の側壁でインダクタンスを打ち消しあっているのではないかと推測される。

また、スルーホールピッチを変えて、ループインダクタンスをシミュレートから算出した、その結果を第17図(B)に示した。ここで、ループインダクタンスの値は、2.5mm平方当たりの値である。

さらに、格子配置および千鳥配置での各スルーホールピッチにおける基板で 25 の高温高湿条件下(85℃、湿度85wt%、500hr実施)における信頼 性試験をして、スルーホールの絶縁層のクラックの有無、導通試験での抵抗値 測定結果を第17図(A)に示した。第17図(B)から、スルーホールピッチが減少するとループインダクタンスが減少しているが、60μm未満になる と逆にループインダクタンスが上昇している。これは、同電位のスルーホール 30 ピッチが狭くなるためにループインダクタンスが上昇したのか、スルーホール

径が小さくなったため自己インダクタンスが増えたためと推察される。

5

10

ループインダクタンスが大きいと、ICのトランジスタへの電源供給が遅くなる。ICの駆動周波数が早くなると、トランジスタのONから次のONするまでの時間が短くなる。トランジスタの電圧が不足していると、トランジスタが動作しない。

ループインダクタンスが75pH以下になると、周波数が3GHzのICチップを搭載して同時スイッチングを繰り返し行ってもICのトランジスタが次にONするまでに正常に動作する電圧に回復するので、誤動作し難い。この場合、第16図の結果より、ランダム配置では、ループインダクタンスが75pH以下とはならない。ランダム配置では、誤動作が発生し易い。ランダム配置のプリント配線板に1,3、5GHzのICを搭載し、同時スイッチングを1万回繰り返したところ、1GHzのICは正常に動作したが、3GHz、5GHzのICは誤動作が発生した。

また、格子配置に形成した場合には、スルーホールピッチが 600μ m以下 15 であることが望ましい。その範囲であれば、ループインダクタンスを一定レベル (75pH) 以下に低減させることができる。さらに、スルーホールピッチが $80\sim600\mu$ mの間であれば、該当のループインダクタンス領域の内部であると同時に確実に信頼性を確保することができる。

また、千鳥配置に形成した場合には、スルーホールピッチが 550μ m以下 20 であることが望ましい。その範囲であれば、ループインダクタンスを一定レベル (75pH) 以下に低減させることができる。さらに、スルーホールピッチが $80\sim550\mu$ mの間であれば、該当のループインダクタンス領域の内部であると同時に確実に信頼惟を確保することができる。

また、ループインダクタンスが60pH未満になると、周波数が5GHzの 1 Cチップを搭載して同時スイッチングを繰り返し行っても誤動作し難い。この場合、第16図の結果より、格子配置に形成した場合には、スルーホールピッチが80~550 μ mであることが望ましい。その範囲であれば、ループインダクタンスのレベルを60pH未満に低減させることができる。そして、スルーホールピッチが80~550 μ mの間であれば、該当のループインダクタンス領域の内部であると同時に確実に信頼性を確保することができる。

また、千鳥配置に形成した場合には、第16図の結果からスルーホールピッチが80~450 μ mであることが望ましい。その範囲であれば、ループインダクタンスのレベルを60 μ mの間であれば、該当のループインダクタンス領域の内部であると同時に確実に信頼性を確保することができる。

5

10

15

さらにループインダクタンスが55pH以下になると、ICチップの周波数に関係なく、同時スイッチングを繰り返しても誤動作し難い。この場合、第16図の結果より、格子配置では、スルーホールピッチが $80\sim450\,\mu$ mでそのような結果になるのである。そして、スルーホールピッチが $80\sim450\,\mu$ mの間であれば、該当のループインダクタンス領域の内部であると同時に確実に信頼性を確保することができる。一方、シミュレーションの結果からは、スルーホールピッチ $60\sim450\,\mu$ mの範囲であればそのような結果になる。

実施例1において多層コア基板の各導体層の厚みの和を変化させてプリント 基板を製造し、周波数3.1GHzのICチップを実装して、同じ量の電源を 供給し、起動させたときの電圧の降下した量を測定した結果を第19図に示し た。ICの電圧は直接ICでは測定できないのでプリント配線板に測定用回路 を設けた。横軸に(多層コア基板の導体層の厚みの和/層間絶縁層上の導体層 の厚みの比)を設定し、縦軸に最大電圧降下量(V)を設定した。

電源電圧1.0 Vのとき、変動許容範囲±10%であれば、電圧の挙動が安定していることになり、I Cチップの誤動作などを引き起こさない。つまり、この場合、電圧降下量が0.1 V以内であれば、電圧降下によるI Cチップへの誤動作等を引き起こさないことになる。それ故に、(多層コア基板の導体層の厚みの和/層間絶縁層上の導体層の厚み)の比が1.2を越えるの良いのである。さらに、1.2≤(多層コア基板の導体層の厚みの和/層間絶縁層上の導体層の厚みの和/層間絶縁層上の第体層の厚みの和/層間絶縁層上のであれば、数値が減少傾向にあるため、その効果が得やすいということとなる。一方、40<(多層コア基板の導体層の厚みの和/層間絶縁層上の導体層の厚み)という範囲では、電圧降下量が上昇している。電気は表層を流れやすいので、導体層が厚くなると厚み方向への移動距離が長くなるので、電圧降下が大きくなるのではないかと推察している。

30 更に、5.0<(多層コア基板の導体層の厚みの和/層間絶縁層上の導体層

の厚み)≦40であれば、電圧降下量がほぼ同じであることから、安定しているということとなる。つまり、この範囲が、最も望ましい比率範囲であるということが言える。

導体の厚みが薄いとビア接続部での剥がれが生じ、信頼性が低下してしまう。 しかしながら、多層コア基板の導体層の厚みの和/層間絶縁層上の導体層の厚 みの比が1.2を越えると、信頼性が向上する。一方、多層コア基板の導体層 の厚みの和/層間絶縁層上の導体層の厚み比が40を越えると、上層の導体回 路における不具合(例えば、上層の導体回路への応力の発生やうねりによる密 着性の低下を引き起こしてしまう等)のため、信頼性が低下してしまった。

5

20

25

10 本願発明では、グランド用スルーホールと電源用スルーホールとが格子配置、または、千鳥配置となっており、グランド用スルーホールと電源用スルーホールとが隣り合うことにより、それぞれに発生する誘導起電力の方向が相反するため、X方向およびY方向での誘導起電力が打ち消される。そのために、ICのトランジスタへの電源の供給速度が速くなる。そのために、誤作動することがなくなるのである。本発明のプリント配線板を用いれば、ICのトランジスタが高速にON-OFFを繰り返してもトランジスタの電位が低下しない。

多層コア基板の導体層の厚みの和が、層間絶縁層上の導体層の厚みよりも厚く、内層の導体層の厚みを厚くしているので、内層のグランド用導体層の側壁(あるいは内層の電源用導体層の側壁)と電源用スルーホール(あるいはグランド用スルーホール)間で誘導起電力が打ち消される。このため、両面のコア基板や層間絶縁層上の導体層の厚みと多層コア基板の各導体層の厚みの和と同等な多層コア基板を用いたプリント配線板よりループインダクタンスが低下する。従って、高周波のICチップ、特に3GHz以上の高周波領域でのICチップを実装したとしても、ICのトランジスタの電圧が常に安定するので、誤作動やエラーなどが発生することなく、電気特性や信頼性を向上させることができる。

- 30 -

請 求 の 範 囲

- 1. 複数のスルーホールを有するコア基板上に、両面もしくは片面に層間絶縁層と導体層が形成されて、バイアホールを介して、電気的な接続を行われる多層プリント配線板において、
- 前記コア基板のスルーホールは、グランド用スルーホールと電源用スルーホールとが隣り合う位置に配設されていることを特徴とする多層プリント配線板。

 複数のスルーホールを有するコア基板上に、両面もしくは片面に層間絶縁層と導体層が形成されて、バイアホールを介して、電気的な接続を行われる多層プリント配線板において、
- 10 前記コア基板のスルーホールは、2つ以上のグランド用スルーホールと2つ以上の電源用スルーホールとを有し、それぞれが隣り合う位置に格子状もしくは 千鳥状に配設されていることを特徴とする多層プリント配線板。

15

25

- 3. 前記グランド用スルーホールと前記電源用のスルーホールとの距離は、 $60\sim550\,\mu$ mの間であることを特徴とする請求の範囲第1項または請求の 範囲第2項に記載の多層プリント配線板。
- 4. 前記グラント用スルーホール径は $50\sim500\mu$ mであり、前記電源用スルーホール径は $50\sim500\mu$ mであることを特徴とする請求の範囲第1項 ~請求の範囲第3項のいずれか1に記載の多層プリント配線板。
- 5. 前記グランド用スルーホールと電源用スルーホールとの少なくとも一方 20 は、1つもしくは2つ以上のスルーホールが最外層まで全層スタック構造であることを特徴とする請求の範囲第1項または請求の範囲第2項に記載の多層プリント配線板。
 - 6. 前記グラント用スルーホールおよび前記電源用スルーホールは、ICチップの直下に配設される請求の範囲第1項、請求の範囲第2項または請求の範囲第5項のいずれか1に記載の多層プリント配線板。
 - 7. 前記コア基板上の導体層の厚みは、前記層間絶縁層上の前記導体層の厚みよりも厚いことを特徴とする請求の範囲第1項又は請求の範囲第2項の多層プリント配線板。
- 8. 前記コア基板上の導体層の厚みを α 1、層間絶縁層上の導体層の厚みを 30 α 2 に対して、 α 2 $< \alpha$ 1 \leq 4 0 α 2 であることを特徴とする請求の範囲第1

項又は請求の範囲第2項の多層プリント配線板。

- 9. 前記 α 1は、1. 2 α 2 $\leq \alpha$ 1 \leq 40 α 2であることを特徴とする請求の範囲第8項に記載の多層プリント配線板。
- 10. 前記コア基板の各導体層は、電源層用の導体層又はグランド用の導体 5 層である請求の範囲第7項~請求の範囲第9項のいずれか1に記載の多層プリ ント配線板。
 - 11. コンデンサが表面に実装されていることを特徴とする請求の範囲第1項、請求の範囲第2項、請求の範囲第7項~請求の範囲第10項のいずれか1に記載の多層プリント配線板。
- 10 12. 前記コア基板が、内層に厚い導体層を有する3層以上の多層コア基板であって、

前記コア基板の各内層の導体層と各表面の導体層は、電源層用の導体層又は グランド用の導体層であることを特徴とする請求の範囲第1項又は請求の範囲 第2項の多層プリント配線板。


15 13. 前記コア基板が、内層に厚い導体層を有する3層以上の多層コア基板であって、


前記コア基板の各内層の導体層は、電源層用の導体層又はグランド用の導体層であり、表層の導体層は信号線からなることを特徴とする請求の範囲第1項 又は請求の範囲第2項の多層プリント配線板。


- 20 14. 前記コア基板の内層の導体層の厚みは、層間絶縁層上の導体層よりも 厚いことを特徴とする請求の範囲第12項または請求の範囲第13項に記載の 多層プリント配線板。
 - 15. 前記コア基板の内層の導体層は、2層以上である請求の範囲第12項 又は請求の範囲第13項に記載の多層プリント配線板。
- 25 16. 前記コア基板は、電気的に隔絶された金属板の両面に、樹脂層を介在させて前記内層の導体層が、更に、当該内層の導体層の外側に樹脂層を介在させて前記表面の導体層が形成されて成ることを特徴とする請求の範囲第12項 又は請求の範囲第13項の多層プリント配線板。
- 17. 前記コア基板は、内層に厚みの厚い導体層、表層に厚みの薄い導体層 30 を備えることを特徴とする請求の範囲第12項~請求の範囲第16項のいずれ


- 32 -


か1の多層プリント配線板。






















PCT/JP2004/004977























16/19

第16図

					ランダム	1 4
			千鳥四置(厚鉤)	格子配置(厚銅)	配置	参考例4
ーポール	スルーホール	コア基板の	ループインダクタンス	ループインダクタンス	アプイン	ラーゲイン
	※	厚み	(ha)	(Hd)	ダクタンス	ダクタンス
, (III)	(μm) (μm)	E		•	(pH)	(ht)
0	450	009	93	84	115	
0	400	009	87	75	109	8 8
0	350	009	73	59	100	75
0	300	009	73	26	95	75
5	275	009	63	57	96	65
0	250	009	59	25	85	62
5	225	009	58	22	82	99
0	200	009	59	55	1	89
0	50	009	55	20	06	57
50	25	009	63	09	ı	

PCT/JP2004/004977

17/19 第17図 (A)

	千鳥配置	置 (厚銅)	格子配置	置(厚銅)
スルーホールピッチ	絶縁層のクラ	導通試験結果	絶縁層のクラ	導通試験結果
(μm)	ック		ック	
650	0	0	0	0
600	0	0	0	0
500	0	0	0	0
400	0	0	0	0
80	0	0	0	0
50	×	×	×	×


絶縁層のクラック: ○ クラックなし × クラック有り


導通試験: ○ 抵抗値に異常なし


× 抵抗値に異常あり

(B)

	千鳥配置	格子配置
スルーホールピッチ	ループインダク	ループインダク
(μm)	タンス(pH)	タンス(pH)
650	93	84
600	87	75
550	73	60
500	63	56
475	63	57
450	59	55
425	58	54
400	55	52
350	54	50
300	54	50
200	53	50
100	54	49
75	_54	49
60	55	50
50	63	60







INTERNATIONAL SEARCH REPORT

International application No.

		PCT/JP.	2004/0049//
	CATION OF SUBJECT MATTER H05K3/46, H01L23/12		
According to Int	emational Patent Classification (IPC) or to both nation	al classification and IPC	
B. FIELDS SE			
Minimum docun Int.Cl	nentation searched (classification system followed by c H05K3/46, H01L23/12	lassification symbols)	
Jitsuyo		ent that such documents are included in the proku Jitsuyo Shinan Koho itsuyo Shinan Toroku Koho	1994-2004
Electronic data b	ase consulted during the international search (name of	data base and, where practicable, search to	erms used)
C. DOCUMEN	ITS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where a	· · · · · · · · · · · · · · · · · · ·	Relevant to claim No.
X Y	JP 2002-204077 A (NGK Spark 19 July, 2002 (19.07.02), Full text; Figs. 1 to 15 (Family: none)	Plug Co., Ltd.),	1-3,6,11 4,5,7-10, 12-17
Y	JP 2000-244130 A (NGK Spark 08 September, 2000 (08.09.00) Par. Nos. [0057], [0066], [00 Figs. 1 to 14 & JP 12-244129 A & US 6333857 B1	·	4,5,10,12-17
Y	JP 2000-101245 A (NGK Spark 07 April, 2000 (07.04.00), Par. Nos. [0029] to [0035], (Family: none)	_	7-9
Further do	cuments are listed in the continuation of Box C.	See patent family annex.	
"A" document do to be of parti	gories of cited documents: efining the general state of the art which is not considered cular relevance	"T" later document published after the integrated date and not in conflict with the application the principle or theory underlying the integral of the principle or theory underlying the integral of the principle or theory underlying the integral of the principle or the principl	ation but cited to understand
"E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other cited to establish the publication date of another citation or other cited to establish the publication date of another citation or other cited to establish the publication date of another citation or other cited to establish the publication date of another citation or other cited to establish the publication date of another citation or other cited to establish the publication date of another citation or other cited to establish the publication date of another citation or other cited to establish the publication date of another citation or other cited to establish the publication date of another citation or other cited to establish the publication date of another citation or other cited to establish the publication date of another citation or other cited to establish the publication date of another citation or other cited to establish the publication date of another citation or other cited to establish the publication date of another citation or other cited to establish the publication date of another citation or other cited to establish the publication date of another cited to establish the cited to establish		dered to involve an inventive	
special reason (as specified) considered		considered to involve an inventive	step when the document is
"O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed "&" document member of the same patent family		e art ·	
Date of the actual completion of the international search 22 April, 2004 (22.04.04) Date of mailing of the international search report 11 May, 2004 (11.05.04)			
Name and mailing address of the ISA/ Japanese Patent Office Authorized officer		·	
Facsimile No.	0 (a i i a d aban) (January 2004)	Telephone No.	

Α. 発明の属する分野の分類(国際特許分類(IPC)) Int. Cl' H05K 3/46, H01L 23/12 調査を行った分野 調査を行った最小限資料(国際特許分類(IPC)) Int. Cl' H05K 3/46, H01L 23/12 最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2004年 1994-2004年 日本国登録実用新案公報 日本国実用新案登録公報 1996-2004年 国際調査で使用した電子データベース(データベースの名称、調査に使用した用語) 関連すると認められる文献 引用文献の 関連する 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 請求の範囲の番号 カテゴリー* JP 2002-204077 A (日本特殊陶業株式会社) 1 - 3, X 6, 11 2002.07.19,全文,第1-15図(ファミリーなし) 4, 5, \mathbf{Y} 7 - 10. 12 - 17パテントファミリーに関する別紙を参照。 × C欄の続きにも文献が列挙されている。 * 引用文献のカテゴリー の日の後に公表された文献 「丁」国際出願日又は優先日後に公表された文献であって 「A」特に関連のある文献ではなく、一般的技術水準を示す 出願と矛盾するものではなく、発明の原理又は理論 もの の理解のために引用するもの 「E」国際出願日前の出願または特許であるが、国際出願日 「X」特に関連のある文献であって、当該文献のみで発明 以後に公表されたもの の新規性又は進歩性がないと考えられるもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行 「Y」特に関連のある文献であって、当該文献と他の1以 日若しくは他の特別な理由を確立するために引用する 上の文献との、当業者にとって自明である組合せに 文献(理由を付す) よって進歩性がないと考えられるもの 「〇」口頭による開示、使用、展示等に言及する文献 「&」同一パテントファミリー文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願 国際調査報告の発送日 1 7. 5. 2004 国際調査を完了した日 22.04.2004 国際調査機関の名称及びあて先 特許庁審査官(権限のある職員) 3 S 3 3 2 4 日本国特許庁 (ISA/JP) 長屋 陽二郎 郵便番号100-8915 電話番号 03-3581-1101 内線 3389 東京都千代田区馥が関三丁目4番3号

国際出願番号 PCT/JP2004/004977

C(続き).	関連すると認められる文献	
引用文献の		関連する
カテゴリー* . Y	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 JP 2000-244130 A (日本特殊陶業株式会社) 2000.09.08,段落【0057】,【0066】, 【0067】,【0078】,【0111】,第1-14図 & JP 12-244129 A & US 6214445 B1 & US 6333857 B1	請求の範囲の番号 4,5, 10, 12-17
Y	JP 2000-101245 A (日本特殊陶業株式会社) 2000.04.07,段落【0029】-【0035】, 段落【0042】,第1-5図(ファミリーなし)	7-9
·		

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.